芯片厂商的双重挑战：制程与良率之争
五月初，IBM宣布2nm工艺制程取得重大技术突破，这一消息在半导体行业引发了热议。随着5nm处理器已经大规模市场化，芯片巨头们正迈向下一轮制程竞赛。三星计划将其即将推出的3nm工艺基于全栅极（GAA）FET，而台积电则计划将FinFET扩展到3nm，然后是2024年的纳米片FET。
先进制程一直是芯片制造商的竞争焦点，它不仅代表了技术的领先性，也预示着更高性能和更低功耗。但尽管如此，良率同样是一个至关重要的指标。一颗合格的晶圆可以带来1.5亿美元净利润，而良率差异直接影响成本。
“通常而言，新节点诞生的完整过程需要经过前期研发和后期工厂验证，在风险试产中逐渐提升良率。”众壹云创始人李海俊表示，“85%以上才能顺利量产，但每家公司都有自己的标准。”
不同产品、设计对应不同的要求。普迪飞半导体资深技术总监王健解释说：“消费级产品因为量大，所以要求较高；而汽车、航空等应用则更加严格。”
尽管良率与产品合格率不同，但它们都是评估生产质量的关键指标。“我所理解的是产品合格率，是一个质量概念，即卖出去的良品失效比例。”陈一说。
对于企业来说，提高 良率意味着更低成本、高效能。在某些情况下，这甚至被视为摩尔定律延伸的一种方式——通过优化电路设计、系统算法以及异构集成来超越传统微缩晶体管。
然而，将提升 良率视为摩尔定律延伸并非简单事。新工艺开发并不建立在前一代稳定的基础上，而是在不断挑战制程极限。这就是为什么芯片巨头们会同时研发多个工艺节点，并且不愿放弃先进制程研发，即使这条路可能看起来怪路径且经济上不可行。
站在产业链发展和国家利益角度，先进制程研究仍然不可或缺，因为半导体行业属于赢家通吃。如果落后，只有死路一条。这不仅关系到市场地位，还涉及民生安全，因此虽然充满挑战，但也是催人振奋的事业。
总结来说，对于芯片厂商而言，不断追求先进制程和提高 节俭并不是互相排斥的事项，它们之间存在一种内在联系——两者都关系到半导体工业未来的发展，以及如何确保这一行业能够持续创新，为全球经济贡献力量。
